Инженер-разработчик ASIC / FPGA (RTL, Verilog)Абаскулиева Елена Рафаиловнаот 4 000 $ в месяцМосква3–6 летПолная занятостьУдалёнкаVerilog HDLRTLASIChh.ru2 дн. назад
